款,但这点钱肯定不够看。
苗为也不是那种两耳不闻窗外事的人,他想了解一个事情,开句口自然有人总结汇报。
参照国外同等级别处理器研发投入,25亿人民币顶多是个起步资金。
庐州前沿会不会半途而废,取决于部里的协配工作是否到位。
迎着方年坦然平和毫无压力的目光,苗为抿着嘴说了句:“相关工作启动后,我会亲自督导。”
“谢谢苗部。”方年认真道。
“……”
然后方年毫不犹豫的转移了话题:“光刻机项目进展还算顺利,庐州前沿汇报,不日将试产65纳米工艺的芯片。”
“预计今年内可试产28纳米工艺芯片,比预期进展要快得多,但在28纳米往下会陷入较大瓶颈;
如果各大单位给力,材料上有所突破,能在一两年内继续突破。
在前沿的规划中,再往后可以用EUV光刻来突破,一直到物理极限的1纳米。”
说到最后,方年脸色很不好看的补充了句:“不过……EUV的实际进展有点辣眼睛。”
“毕竟是比欧美晚了十几年才开始研究,心急吃不了热豆腐。”苗为安慰了一句。
“……”
其实许多人,包括苗为不明白方年为什么会如此极力坚持EUV。
毕竟理论上DUV可以支持到7纳米光刻。
现在全世界最先进制程的是英特尔,才搞定22纳米。
距离7纳米看起来是很遥远的。
而且到这一步,为了防止原子漏跑等,简称漏电,现在国际先进制程已经在考虑FinFET工艺。
这就开始出现方年所说的技术瓶颈。
按照国际半导体技术蓝图定义技术节点是最小金属间距(MMP)的一半来算,MMP减少开始变缓;
偏偏3D化后,晶体管数量依旧激增,这样就显示不出工艺进步了。
于是……
下一代工艺命名就按照了早期二维晶体管形式的长宽各缩短,则面积缩小一半(×=)这样的一个形式来简化计算。
什么叫简化计算……
即,20×=14。
再然后是14→10→7→5→3。
那么实际上MMP减少了多少呢?
以台积电为例,从10纳米到7纳米,MMP从44纳米降到了40纳米。
只有坚守摩尔定律的英特尔死活在14nm+、++、+++上停滞不前。
英特尔甚至想说一句:不标准的命名规则都特么是耍流氓。
这也是从终端用户角度上,更先进制程的突破,体验感并未成倍数突破的原因。
甚至可以说,英特尔的14nm+++≈广泛意义上的7nm。
因为两者每平方毫米晶体管数量基本相等。
综上……
方年之所以毫不犹豫allinEUV。
是因为这特么眨巴眼的功夫,就必须要用到EUV了。
在方年重生之前,别说瓦森纳
请收藏:https://m.qmts8.com
(温馨提示:请关闭畅读或阅读模式,否则内容无法正常显示)